アルテラ、エンベデッド・イニシアチブを発表

組込みシステムのコンフィギュラビリティを高める新しいシステム・レベル統合ツールも同時発表

●ARM、Intel、MIPS®アーキテクチャ・ベースの組込みプロセッサに対応する、共通のFPGAデザイン・フローを提供

アルテラは本日、組込みシステムにおけるプログラマブル・ロジックとプロセッサの融合を加速させるべく、エンベデッド・イニシアチブを発表しました。

このエンベデッド・イニシアチブに伴い、アルテラはQuartus® II 開発ソフトウェアで実現する共通のFPGA デザイン・フローを提供します。このデザイン・フローには、新システム・レベル統合ツール「Qsys」（キューシス）およびFPGA用の共通 IP ライブラリが含まれており、新たに対応する組込みプロセッサとして、ARM® 社のCortex™-A9　MPCore™ および MIPS® Technologies 社の MIPS32が追加されました。これにより、アルテラの Nios® II やARM / MIPS ベースの組込みプロセッサ、および Intel 社から最近発表された Intel® Atom™ ベースのプロセッサ向けの設計を素早く容易に行うことが可能となります。新システム・レベル統合ツールであるQsys は、業界で初めて FPGAに最適化された「ネットワーク・オン・チップ・テクノロジー」を活用しており、広範な業界標準 IP プロトコルをサポートしながら、設計結果の品質（QoR）を高め、生産性を向上させる機能を提供します。

このエンベデッド・イニシアチブの一環として、アルテラは従来のエンベデッド・パートナー・プログラムを拡充し、FPGA関連に加え、ARM 社や Intel 社、MIPS Technologies 社との幅広いエコシステムを構築します。さらに、これらパートナー企業と協力し、デザイン・フローを強化して、FPGAに対応する組込みプロセッサ・ソリューションの選択肢を拡大します。