ザイリンクス、データ センターの 1 ワット当たりの性能を最大 25 倍に向上する画期的な OpenCL、C、C++ 用「SDAccel」開発環境を発表

業界初のアーキテクチャ最適化コンパイラ、ライブラリ、開発ボードを組み合わせ、CPU/GPU 向け開発環境と同様の使いやすさを FPGA 向けに実現

ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDQ : XLNX) は 11 月 17 日 (米国時間)、ルイジアナ州ニューオーリンズの Super Computing 2014 で、FPGA を利用してデータ センター アプリケーションの 1 ワット当たりの性能を最大 25 倍に向上する、OpenCL™、C、C++ 用「SDAccel™」開発環境を発表した。ザイリンクスの SDx™ ファミリの最も新しい製品である SDAccel は、OpenCL、C および C++ カーネルのいずれの組み合わせもサポートする業界初のアーキテクチャ最適化コンパイラを、ライブラリ、開発ボードと併せて提供する。これによりザイリンクスは、CPU/GPU 向け開発環境と同様の使いやすさを FPGA 向けに初めて実現する。

Dell 社 CTO 室、プラットフォーム アーキテクチャ アンド テクノロジ担当エクゼクティブ ディレクターの ロバート ホームス (Robert Hormuth) 氏は、「FPGA ベースの技術は、最適化コンピューティング アプリケーションの新たな突破口を開こうとしています。Dell のサーバー展開において、FPGA ベースのアクセラレータを採用するハードルを下げるためには、プログラミングを容易にする必要があります。生産性の向上をもたらす FPGA プラットフォーム ユーザー向けソフトウェア環境を開発者に提供するという観点で、ザイリンクスは明らかにトレンドの本流を歩んでいます」と述べている。

IBM 社 POWER デベロップメント担当バイス プレジデント兼 OpenPOWER 社長のブラッド マクレディ (Brad McCredie) 氏は、「IBM は、ザイリンクス FPGA のソフトウェア プログラマビリティを容易にするというザイリンクスの方針を歓迎します。最適化された FPGA アクセラレータを C、C++ および OpenCL から生成するというフレキシビリティと QoR (Quality of Result) によって、IBM はより大きな価値を顧客に提供できます。IBM は OpenCL が生産性を向上させることを確信しており、この技術を OpenPOWER の製品設計に適用するためにザイリンクスと協同しています」と述べている。

業界初の OpenCL、C、C++ 用アーキテクチャ最適化コンパイラ : SDAccel は、ターゲットとなる FPGA のアーキテクチャに合わせて最適化できるコンパイラを実装しており、CPU または GPU と比べて最大 25 倍の 1 ワット当たりの性能を向上し、他社の FPGA ソリューションに比べて 3 倍の性能およびリソース効率を実現する。SDAccel は、多くのプログラマが活用している基盤コンパイラ技術を利用している。ソフトウェア開発者は SDAccel のコンパイラを使用することで、コンピューターによる検索、画像認識、機械学習、トランスコーディング、ストレージ圧縮、暗号化などの幅広いデータ センター アプリケーションにおいて、高性能のアクセラレータや、最適化されたメモリ、データフロー、ループ パイプラインを生成するための新規または既存の OpenCL、C、C++ コードを活用できる。

CPU/GPU 向けと同様の開発環境を FPGA 向けに初めて実現 : SDAccel を使用すると、開発者は使い慣れたワークフローでアプリケーションを最適化でき、FPGA の経験がない開発者でも FPGA プラットフォームを利用できる。統合設計環境 (integrated design environment : IDE) はコーディング テンプレートとソフトウェア ライブラリを備え、x86 上のエミュレーション、高速シミュレーションを使った性能検証、FPGA プロセッサ上のネイティブな実行などの幅広い開発対象に対して、コンパイル、デバッグおよびプロファイルを可能にする。また、IDE は、サポートされる全てのターゲットボードに合わせて必要な回路を自動挿入し、データ センター用 FPGA プラットフォーム上でアプリケーションを実行する。また SDAccel は、CPU/GPU を使う開発者が OpenCL、C、C++ コードを使い慣れたワークフローで保守および再利用しながら、アプリケーションを容易に FPGA に移行できるように設計されている。

総合的な SDAccel 環境は、データ センター用の汎用市販 (commercial off-the-shelf : COTS) プラットフォームと、プログラマ用の IDE、そして FPGA に最適化された C ベースのライブラリの主に3つで構成されている。

SDAccel ライブラリには、高性能低消費電力インプリメンテーションのための OpenCL ビルトイン、DSP、ビデオ、線形代数ライブラリが含まれる。分野特有の高性能化のためには、OpenCV および BLAS の最適化された OpenCL 互換ライブラリが、ザイリンクスのアライアンス メンバーである Auviz Systems 社から入手できる。2015年初めには、COTS メンバーである Alpha Data 社、Convey 社、Pico Computing 社などから、さらに多くのライブラリが追加される予定である。

CPU/GPU と同様のランタイムを FPGA 向けに初めて実現 : 複数のプログラムから構成される大規模なアプリケーションをサポートし、かつ、CPU/GPU のようにオンデマンドでロード可能な演算処理ユニットをサポートできるのは SDAccel だけである。CPU/GPU のようにシステムを機能させたままプログラムを切り替えることができる点が、SDAccelが FPGA ソリューションとしてユニークな点である。SDAccel は、アプリケーションを中断することなく新規のアクセラレータ カーネルをロードできる FPGA ベースの演算処理ユニットを生成する唯一の環境である。アプリケーションの実行中、メモリ、イーサネット、PCIe®、パフォーマンス モニターなどの重要なシステム インターフェイスおよび機能はそのまま保持される。動的に再構成可能な演算処理ユニットを実行することで、FPGA アクセラレータを複数のアプリケーション間で共有できる。例えば、画像検索、ビデオ トランスコーディング、画像処理を逐次切り替えるよう運用システムをプログラムできる。

■供給体制
SDAccel 製品のデモは、ニューオーリンズで開催される Super Computing 2014 のブース #3903 で体験できる。SDAccel アーリー アクセス版の入手については、ザイリンクスの販売代理店までお問い合わせいただきたい。詳しくは、japan.xilinx.com/sdaccel を参照されたい。

SDAccelは公開されている Khronos 仕様に基づいており、Khronos 適合性試験プロセスに合格する見込みである。現在の適合状況は、www.khronos.org/conformance で確認することができる。


■「SDAccel」開発環境 引用資料 (Quote Sheet)

・Dell 社: CTO 室、プラットフォーム アーキテクチャ アンド テクノロジ担当エクゼクティブ ディレクター
ロバート ホームス (Robert Hormuth) 氏
「FPGA ベースの技術は、最適化コンピューティング アプリケーションの新たな突破口を開こうとしています。Dell のサーバー展開において、FPGA ベースのアクセラレータを採用するハードルを下げるためには、プログラミングを容易にする必要があります。生産性の向上をもたらす FPGA プラットフォーム ユーザー向けソフトウェア環境を開発者に提供するという観点で、ザイリンクスは明らかにトレンドの本流を歩んでいます」

・IBM 社: POWER デベロップメント担当副社長兼 OpenPOWER 社長
ブラッド マクレディ (Brad McCredie) 氏
「IBM は、ザイリンクス FPGA のソフトウェア プログラマビリティを容易にするというザイリンクスの方針を歓迎します。最適化された FPGA アクセラレータを C、C++ および OpenCL から生成するというフレキシビリティと QoR (Quality of Result) によって、IBM はより大きな価値をお客様に提供できます。IBM は OpenCL が生産性を向上させることを確信しており、この技術を OpenPOWER の製品設計に適用するためにザイリンクスと協同しています」

・Keysight Technologies 社: Keysight Laboratories 担当バイス プレジデント兼ディレクター
スティーブ ニュートン (Steve Newton) 氏
「長年のザイリンクスのユーザーとして、われわれはザイリンクスが SDAccel で提供する革新技術に期待しています。当社の次世代製品において、OpenCL 異種コンピューティングによる製品およびメリットを活用できることを期待しています」

・Alpha Data 社: CEO
アダム スミス (Adam Smith) 氏
「Alpha Data は、ハーフ サイズ、低背、高性能の ADM-PCIE-7V3 Virtex-7 FPGA ボードで、ザイリンクスの OpenCL、C および C++ 用 SDAccel 開発環境をサポートします。SDAccel と当社のボードを組み合わせると、OpenCL アプリケーション開発者はデータ センターでのデータ処理、システム モデリング、市場解析などのアプリケーションで、最高の 1 ワット当たりの性能を実現できます」

・Auviz Systems 社: 創業者、CEO
ナゲシュ グプタ (Nagesh Gupta) 氏
「Auviz Systems は、開発者がザイリンクスの SDAccel 開発環境と一緒に使用して開発を加速できる、FPGA に最適化された C ベースのライブラリを提供します。Auviz は SDAccel のアーキテクチャ最適化コンパイラを使用して OpenCV ライブラリを完成させました。これにより開発者の生産性を向上させ、また CPU および GPU 以上の性能を FPGA で得ることができます」

・Convey Computer Corporation 社: CEO
ブルース トール (Bruce Toal) 氏
「Convey Wolverine コプロセッサは、OpenCL、C および C++ 用 SDAccel 開発環境などの高水準プログラミング ツールと共に用いて、高性能なデータ センター アプリケーションの性能向上を可能にします。FPGA ベースのアクセラレータは、低消費電力でデータ センターのシステム プラットフォームの展開数も少なくでき、価格 / 性能の新たな水準を実現しつつあります」

・Pico Computing 社: CEO
ジェイム カミンズ (Jaime Cummins) 氏
「Pico Computing の、高度にスケーラブルなモジュール式の FPGA ベース HPC システムは、ザイリンクスの SDAccel 開発環境による開発加速を支援し、画像処理、バイオインフォマティクス、ネットワーク、学術、その他の高性能コンピューティング アプリケーションに取り組む OpenCL 開発者のために、ザイリンクスがサポートするすべてのデバイス ファミリにおいて最適な性能を提供します」

■SDxについて
SDx は、システムおよびソフトウェア設計者のための開発環境の製品群である。SDx を使うと、FPGA の経験がほとんど、あるいはまったくない開発者でも、業界標準のプロセッサで高級プログラミング言語を使用してプログラマブル ハードウェアの性能を利用できる。詳細は、japan.xilinx.com/sdaccel を参照されたい。

■ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディング プロバイダーである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。PCI、PCIe および PCI Express は PCI-SIG の登録商標でライセンスのもとに使用しています。その他すべての名称は、それぞれの所有者に帰属します。

下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : http://japan.xilinx.com/index.htm
・ プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・ このリリースの全文は次の URL を参照のこと : http://japan.xilinx.com/japan/j_prs_rls/2014/tools/sdaccel.htm
このプレスリリースには、メディア関係者向けの情報があります。

メディア会員登録を行うと、企業担当者の連絡先や、イベント・記者会見の情報など様々な特記情報を閲覧できます。
※内容はプレスリリースにより異なります。

  1. プレスリリースTOP
  2. >
  3. ザイリンクス株式会社
  4. >
  5. ザイリンクス、データ センターの 1 ワット当たりの性能を最大 25 倍に向上する画期的な OpenCL、C、C++ 用「SDAccel」開発環境を発表