アルテラ、HBM2 DRAM と FPGA を統合した業界初の「ヘテロジニアス SiP デバイス」を発表

Stratix 10 DRAM SiP デバイス:FPGA と HBM2 ダイを 1 つのパッケージに効率よく統合することで、高性能システムの帯域幅ボトルネックを解消

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション (本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:和島正幸、NASDAQ:ALTR 以下、アルテラ) は、米国時間 11 月 9 日 (日本時間:11 月 10 日)、SK Hynix 社の HBM2 スタック・メモリと高性能 Stratix® 10 FPGA & SoC を統合した業界初の「ヘテロジニアス SiP (System-in-Package) デバイス」を発表いたしました。


Stratix 10 DRAM SiP は、特に高性能システムの最も厳しいメモリ帯域幅要件に対応するために設計された新しいタイプのデバイスです。

Stratix 10 DRAM SiP は、現在市販されているディスクリート DRAM ソリューションの 10 倍以上のメモリ帯域幅を実現します。このかつてないレベルの帯域幅は、データ処理量が増加の一途をたどるデータ・センター、放送、ワイヤライン・ネットワーキング、および高性能コンピューティング・システムにおいて求められる要件を満たすものです。


アルテラは業界で初めて、この画期的な 3D 積層メモリ技術と FPGA の統合を実現しました。Stratix 10 DRAM SiP を使用することで、ユーザーはワークロードをカスタマイズして、最も広いメモリ帯域幅を電力効率に優れた方法で達成することが可能になります。アルテラは、多数のお客様と積極的に協力して、各社の次世代ハイエンド・システムへの DRAM SiP 製品の統合を進めています。

 

アルテラのヘテロジニアス SiP 製品は、インテルの EMIB (Embedded Multi-Die Interconnect Bridge) テクノロジーを採用することで実現しています。EMIB は、小型の高性能・高密度シリコン・ブリッジを使用して、1 つのパッケージ内で複数のダイを相互接続する技術です。ダイ間のトレースが極めて短いため、インターポーザー・ベースのソリューションより高性能・高スループットのヘテロジニアス SiP デバイスをコスト効率よく構築することが可能です。


アルテラのコーポレート・ストラテジーおよびマーケティング担当シニア・バイスプレジデントの Danny Biran は、「メモリ帯域幅要件への対応は、機械学習、ビッグ・データ解析、画像認識、ワークロード・アクセラレーション、8K ビデオ処理などの演算を多用するタスクの実装において、多くのお客様が直面する最も大きな課題の 1 つです。アルテラは、業界最高性能の FPGA と HBM メモリを 1 つのパッケージに統合することにより、そうしたシステム要件に対応できるユニークな立場にあります。性能、電力効率、メモリ帯域幅の点で、Stratix 10 DRAM SiP に匹敵するプログラマブル・ソリューションは存在しません」と述べています。


アルテラのヘテロジニアス SiP 戦略は、モノリシック FPGA とメモリ、プロセッサ、アナログ、オプティカル、各種ハード・プロトコルなどの先進的コンポーネントを 1 つのパッケージに統合するものです。アルテラの高集積 SiP 製品は、通信、高性能コンピューティング、放送、および防衛分野のハイエンド・アプリケーションにおける最も厳しい性能およびメモリ帯域幅要件に対処します。アルテラのヘテロジニアス SiP 戦略の詳細は、http://www.altera.co.jp/stratix10 に掲載のホワイトペーパーをご覧ください。


SK Hynix 社の HBM メモリは、競合メモリ・ソリューションに比べて非常に小型のフォーム・ファクタで、消費電力を抑えながら超広帯域幅を実現します。HBM2 は、DRAM ダイを垂直にスタックし、シリコン貫通電極 (TSV) とマイクロバンプを使用して相互接続するものです。HBM2 をヘテロジニアス SiP の実装に統合することにより、DRAM メモリを可能な限り FPGA ダイに近づけて配置することが可能になり、その結果、配線長が短くなり、最も広いメモリ帯域幅が最小の消費電力で実現します。


SK Hynix America 社のテクニカル・マーケティング担当バイスプレジデントの Kevin Widmer 氏は、「高性能アプリケーションにより、HBM2 DRAM テクノロジーに対する業界の需要は高まっています。256 GBps の帯域幅とビットあたり消費電力の 66 % 低減を実現した HBM2 は、以前には想像もつかなかった新しいアプリケーション領域を切り開きます。高性能 FPGA と HBM2 の SiP インテグレーションは、エネルギー効率に優れた広帯域幅コンピューティング能力の追求における重要なマイルストーンとなるものです」と述べています。

 

出荷時期

Stratix 10 を使用したデザイン開発は、Fast Forward Compile 性能評価ツールを使用することですぐに開始できます。Stratix 10 FPGA & SoC は 2016 年、Stratix 10 DRAM SiP 製品は 2017 年に出荷開始の予定です。アルテラの Stratix 10 DRAM SiP の詳細は、http://www.altera.co.jp/technology をご覧いただくか、アルテラの販売代理店にお問い合わせください。

 

アルテラ・コーポレーションについて

アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC および電源をはじめとする関連技術を提供し、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価されています。
 

Forward Looking Statement

This press release contains a forward-looking statement regarding availability of Stratix 10 FPGAs and SoCs, and Altera's development of system-in-package solutions that integrate HBM2 with Stratix 10 FPGAs, that are made pursuant to the safe harbor provisions of the Private Securities Litigation Reform Act of 1995. Investors are cautioned that forward-looking statements involve risks and uncertainty that can cause actual results to differ from those currently anticipated, including without limitation dependence upon product development schedules, design performance of software and other tools, Altera's and third parties' development technology and manufacturing capabilities as well as other risks discussed in Altera's Securities and Exchange Commission filings, copies of which are posted on Altera's website and are otherwise available from the company without charge.

 

###ALTERA、ARRIA、CYCLONE、ENPIRION、MAX、MEGACORE、NIOS、QUARTUS、STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、Legal Notice に記載されているとおり、各所有企業に帰属します。

このプレスリリースには、メディア関係者向けの情報があります。

メディア会員登録を行うと、企業担当者の連絡先や、イベント・記者会見の情報など様々な特記情報を閲覧できます。
※内容はプレスリリースにより異なります。

  1. プレスリリースTOP
  2. >
  3. 日本アルテラ株式会社
  4. >
  5. アルテラ、HBM2 DRAM と FPGA を統合した業界初の「ヘテロジニアス SiP デバイス」を発表