アルテラ、20nm 製品でのイノベーションを発表

•「シリコン・コンバージェンス」を更に広げる、アルテラの次世代デバイス

プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社： 米国カリフォルニア州サンノゼ、社長、CEO兼会長： ジョン・デイナ、日本法人： 東京都新宿区、代表取締役社長： 日隈 寛和、NASDAQ： ALTR　以下、アルテラ）は、米国時間9月5日（日本時間9月6日）、次世代 20nm 製品に施される予定である重要な技術について発表しました。

「シリコン・コンバージェンス」という見通しを更に広げるべく、アルテラは FPGA のハードウェア・プログラマビリティと、デジタル・シグナル・プロセッシング（DSP） ならびにマイクロプロセッサのソフトウェア柔軟性、および特定用途向けハード IP の効率性を備えた最高のシステム統合プラットフォームを提供しています。アルテラが 20nm 製品で取り組んでいるアーキテクチャ、ソフトウェア、製造プロセスにおけるイノベーションは、新たな水準の性能、バンド幅、インテグレーション、そして消費電力効率を備えた拡張ミックスド・システム・ファブリックの開発を可能にするものです。

アルテラの 20nm ミックスド・システム・ファブリックには、40Gbps トランシーバ技術、5-TFLOPS 以上の IEEE 754 浮動小数点演算性能で動作する次世代可変精度 DSP ブロック・アーキテクチャに加えて、ヘテロジニアス 3D IC が含まれます。ヘテロジニアス 3D IC は、革新的な高速インタフェースにより、ユーザーがカスタマイズ可能な ASIC である HardCopy® や、メモリ、サードパーティ製 ASIC、光インタフェースなど多様な技術を FPGA 上に集積します。アルテラは、単一デバイスに FPGA と ASIC を統合することができる、業界で唯一の企業です。

20nm ミックスド・システム・ファブリックは、「アダプティブ電圧スケーリング（AVS）」、「プログラマブル・パワー・テクノロジ」、「最適化されたプロセス技術」など、消費電力管理におけるイノベーションを引き続き採用しており、前世代デバイスと比較して、デバイスの消費電力を最大 60％削減することを可能としています。

ヘテロジニアス 20nm システムは、システム・レベル・デザイン・ツール（Qsys）、Cベースの設計ツール（OpenCL）、および DSP 開発ソフトウェア（DSP Builder）を含む、フル機能を備えた高度なデザイン環境で開発することができます。アルテラは、20nm においても業界最速のコンパイル時間を提供すべく、開発ツールをスケールアップさせることで、設計者の生産性向上に引き続き注力してまいります。

アルテラ 研究開発担当シニア・バイスプレジデントのブラッドリー・ハウ（Bradley Howe）は、「次世代の通信、ネットワーク、放送、コンピューティングなどのアプリケーションの設計者は、より高いバンド幅と性能を、より低い消費電力で実現するというニーズが、これまで以上の高まっているという状況に直面しています。アルテラの 20nm 製品におけるイノベーションによって、非常に効率的かつ柔軟で、最新 20nm FPGA プロセス技術による最適水準の専用回路を有するミックスド・システム・ファブリックを提供できるようになります。その結果、業界で最高水準の IC インテグレーション、性能、そしてバンド幅を、最小の消費電力で実現するデバイスを提供できるようになるのです」と述べています。

アルテラの次世代デバイスは、TSMC 社の 20nm プロセス技術を活用し、ハード ARM® プロセッサ・サブシステムを含む、業界最高水準のシステム統合を備えています。20nm system-on-chip (SoC) FPGA では、プロセッサ・サブシステムの性能を50％向上させつつ、28nm から 20nm にスムーズに移行するためのパスも提供します。

今後、提供されるイノベーションの詳細は、以下のとおりです。

最高のシリアル・バンド幅： 40Gbpsチップ間トランシーバ、および 28Gbps バックプレーン・トランシーバ
アルテラの20nm トランシーバに施される技術革新は、業界最高のシリアル・バンド幅を実現し、100G バックプレーンおよび 400G システムへの移行を可能にします。20nm デバイスには、CEI-25-LR バックプレーン、イーサネット 4 x 25G バックプレーンを実現する 28Gbps トランシーバ、およびチップ間またはチップ-光モジュール間を接続するために設計された 40Gbps トランシーバの両方が搭載されます。20nm 製品におけるトランシーバ技術のイノベーションは、次世代の 400G 光ネットワークや 400G ラインカードまたはそれより高速なシステムに必要な接続性を提供する、CEI-56G 準拠トランシーバを開発する基礎となります。

高速チップ間インタフェースを有するヘテロジニアス 3D IC
20nm デバイスでは、複数のダイを 3D パッケージに統合する革新的な高速チップ間インタフェースを導入します。この革新的なインタフェースにより、ユーザー独自のヘテロジニアス 3D システムの開発が可能となり、FPGA と、ユーザーがカスタマイズ可能な HardCopy ASIC や、メモリ、サードパーティ製 ASIC、光インタフェースなど多様な技術とを混在させることができるようになります。FPGA と HardCopy ASIC あるいはサードパーティ製 ASIC を統合させることで、アルテラは、どの 28nm 製品よりも10%優れたシステム統合を誇る単一デバイス・ソリューションを提供できるようになります。アルテラのヘテロジニアス 3D IC は、TSMC 社の Chip-on-Wafer-on-Substrate （CoWoS）プロセスによって製造されます。このデバイスにより、開発者は、システム消費電力、ボード・スペース、ならびにシステムコストを削減しながら、システム統合とシステム性能を飛躍的に向上させ、製品の差異化をさらに進めることが可能となります。

最高のワット当り TFLOPS を提供する業界最高の DSP 性能
アルテラの 20nm デバイスは、ワット当り TFLOPS において、業界のベンチマークを塗り替えるものです。アルテラの次世代の可変精度 DSP ブロックに施された機能拡張により、5TFLOPS 以上の IEEE 754 浮動小数点演算性能を実現できるようになります。アルテラの 20nm デバイスは、IEEE 754 に準拠する水準を維持しながら、競合する FPGA と比較して5%以上高速なワット当り TFLOPS を提供します。OpenCL の Cベース設計フロー、ARM ハード・プロセッサ・サブシステム、および最もシリコン効率に優れたワット当り TFLOPS という生産性における利点を組み合わせることで、アルテラの 20nm デバイスは、究極のヘテロジニアス・コンピューティング・プラットフォームを提供します。

アルテラは現在、20nm 製品についてお客様とのエンゲージメントを進めており、製品のロードマップについても意見交換をしております。アルテラの 20nm 製品についての詳細情報は、アルテラのウェブ・サイト（http://www.altera.co.jp/20nm）をご覧ください。アルテラの 20nm 製品におけるイノベーションの詳細については、ホワイトペーパー （http://www.altera.co.jp/20nm_innovations） をご覧ください。アルテラの 20nm 製品の最新情報、または次世代システムにおいてアルテラのソリューションを活用する利点については、アルテラの正規販売代理店にお問い合わせください。

アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA/CPLD、ASIC など、カスタム・ロジックの分野におけるテクノロジー・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。

アルテラに関する詳細情報は、同社ウェブ・サイト（www.altera.co.jp）をご覧ください。Facebook、RSS、Twitter でも情報提供を行っています。

###
ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、http://www.altera.com/legal に記載されているとおり、各所有企業に帰属します。