シリコン量子ビットの温度依存性の解明へ ～ゲート忠実度を向上させるノイズメカニズムに関する新たな知見～

【研究の要旨とポイント】

シリコン量子ビットの性能を低下させるノイズの発生メカニズムを理論モデルと統計的シミュレーションで解析しました。

通常より高い温度（約200 mK）で動作させた際に量子ゲート操作の正確性（忠実度）が改善するための条件をシミュレーションで特定しました。

ノイズの原因が「原子の動き」ではなく、「電子の遷移」がより妥当である可能性が高いことが示唆されました。

本研究成果は、界面の電荷トラップ制御など、将来の大規模・高集積シリコン量子コンピュータ設計への指針を提供します。

【研究の概要】

東京理科大学と産業技術総合研究所の共同研究グループは、シリコンスピン量子ビット（＊1）で観測される量子ビット周波数の温度依存シフトと、極低温領域内での高温側動作におけるゲート忠実度（＊2）の改善について、二準位揺らぎ（TLF, ＊3）に由来する電荷ノイズを用いた統計シミュレーションで再現・解析しました。多数のパラメータ設定を系統的に評価した結果、TLFの活性化エネルギーが指数分布であり、最小遷移時間が短く温度依存が急峻であることが実験再現と忠実度改善に重要であることを示しました。これらから、TLFの主体として電子遷移がより妥当である可能性が高いと結論づけました。本研究は、今後のデバイス設計やトラップ制御戦略の検討に役立つ知見を提供します。

図1. チャージノイズによる量子ビット周波数（Larmor周波数）シフトのシミュレーションモデル。

　

本研究成果は、2026年5月4日に国際学術誌「IEEE ACCESS」にオンライン掲載されました。

【研究の背景】

量子コンピュータは従来計算が困難な問題を高速に扱える次世代技術として期待されています。中でも既存の半導体製造技術と親和性の高いシリコン量子ビットは大規模化・高集積化へ向けた有力な方式の一つです。しかし量子ビットは非常に繊細であり、熱揺らぎを抑えるため極低温下での動作が必須となります。また、周囲で発生する微小なノイズによる量子ビットの性能低下も大きな課題となっております。特に問題となっているのは、動作中に量子ビットの共鳴周波数（Larmor周波数, ＊4）が変化する現象で、これがマイクロ波制御の共鳴条件をずらしゲート操作の正確性（忠実度）を低下させます。また、近年の実験では、通常の極低温（約20 mK）よりも、やや高い温度（約200 mK）で動作させた方が性能が改善するという、一見矛盾した現象も報告されています。しかし、この現象がどのようなノイズの仕組みによって生じるのかは、これまで明らかになっていませんでした。

【研究結果の詳細】

研究グループは、Si/SiGe量子ドット（＊5）近傍の半導体/酸化膜（semiconductor/oxide）界面に存在すると想定した多数のTLFに着目し、TLFの温度依存ダイナミクスを数値シミュレーションで詳細に調べました（図1）。量子ドットと外部磁場勾配を含むモデルを構築し、TLFの空間配置、活性化エネルギー分布、最小遷移時間およびその温度依存など多様なパラメータを系統的に変え、実験で報告された「Larmor周波数の非単調な温度依存（低温で急増し高温で緩やかに減少）」や「高温（例：≈200 mK）でのゲート忠実度改善」を再現できる条件を探索しました。得られた周波数ずれを量子状態の時間発展計算に組み込み、量子演算の１つであるXゲート演算での平均ゲート忠実度を算出して温度依存性を評価しています。総計108通りのパラメータ設定について、各設定につき5,000種のTLF分布を生成して統計的に解析しました。

シミュレーションの結果、TLFの活性化エネルギーが指数分布に従い、かつ最小遷移時間が短く、温度変化に対する遷移時間の応答が急峻（温度で急速に短くなる）な場合に、実験で報告された『低温で急増し高温で緩やかに減少する、量子ビットのLarmor周波数の非単調な温度依存シフト』および『高温でのゲート忠実度改善』が最もよく再現されました（図2）。この傾向から、活性化エネルギーが数meV程度と小さいことや遷移時間の温度依存が強いことを考慮すると、原子の大規模な位置移動を伴う機構（原子的運動）よりも、伝導帯と浅いトラップ状態間の電子遷移（生成・再結合や半導体/酸化膜界面特有のバンド端トラップ準位による過程）の方が有力な起源であると結論づけました。したがって、半導体/酸化膜界面状態の制御やプロセス改良が、今後の大規模・高集積量子コンピュータ実現に向けた量子ゲート周波数の安定化と高忠実度動作において重要な手段となります。

図 2.TLFの条件によって高温化（20 mK ➡ 200 mK）に応じてゲート忠実度の向上／悪化の割合が変化。

今後は、バイアスクーリング等による界面トラップ状態の制御を用いた実験的検証を行い、その知見をデバイス設計・プロセス改良へ応用するとともに、より現実的な空間分布・エネルギー分布を反映した大規模シミュレーションへ拡張して評価を進めます。

【用語】

＊1　シリコンスピン量子ビット

シリコン中に閉じ込めた電子のスピン（磁石の向き）を情報の最小単位である量子ビットとして利用する方式。既存の半導体製造技術との親和性が高く、大規模集積に適した方式として期待されている。

＊2　ゲート忠実度（gate fidelity）

量子ビットに対する操作（量子ゲート）が、理想通りに実行できている度合いを示す指標。最大値は100%であり、値が高いほど誤差の少ない量子操作が実現できていることを意味する。

＊3　二準位揺らぎ（two-level fluctuators; TLFs）

二つの状態の間を熱的に遷移する微小な欠陥や電荷状態。本研究では、半導体/酸化膜界面付近に存在するTLFが電荷ノイズを生じ、量子ビット周波数シフトの要因になると考えて解析した。

＊4　Larmor周波数（量子ビット周波数）

電子スピンが外部磁場中で歳差運動（回転運動）する固有の周波数。量子ビットはこの周波数に合わせたマイクロ波で制御されるため、周波数が揺らぐと制御精度の低下につながる。

＊5　Si/SiGe量子ドット

シリコン（Si）とシリコン・ゲルマニウム（SiGe）の積層構造中に形成される極めて小さな電子閉じ込め領域（量子ドット）。ゲート電圧による閉じ込めポテンシャルの形成と合わせてこの中に電子を局在化させることで、量子ビットとしての制御を可能にする。

【論文情報】

雑誌名：	IEEE ACCESS
論文タイトル：	On the Improvement of Gate Fidelity in Spin Qubits with Two-Level  Fluctuators at Higher Temperatures
著者：	Yudai Sato, Hidehiro Asai, Takahiro Mori, Takayuki Kawahara
DOI：	10.1109/ACCESS.2026.3690197

※本論文はオープンアクセスです。自由にダウンロードし、お読みいただけます。

【発表者】

佐藤 優大	東京理科大学大学院 工学研究科 電気工学専攻 2025年度修士課程 修了 （現　産業技術総合研究所 先端半導体研究センター 新原理シリコンデバイス研究チーム 研究員）
浅井 栄大	産業技術総合研究所 先端半導体研究センター 新原理シリコンデバイス研究
森 貴洋	産業技術総合研究所 先端半導体研究センター 新原理シリコンデバイス研究
河原 尊之	東京理科大学 TUS SciTech共創推進本部 TUS SciTech半導体共創教育研究       センター (TUS SciTech SCoRE Center) 教授 ＜責任著者＞

※PR TIMESのシステムでは上付き・下付き文字や特殊文字等を使用できないため、正式な表記と異なる場合がございますのでご留意ください。正式な表記は、東京理科大学WEBページ（https://www.tus.ac.jp/today/archive/20260604_1865.html）をご参照ください。