10月27日(火) AndTech「先端半導体・パッケージ基板におけるめっき技術と微細配線形成」Zoomセミナーを開講予定

NPOサーキットネットワーク　大久保氏、DIC株式会社　冨士川氏、株式会社電子技研　古川氏、ETSC　奥山氏が、先端半導体・パッケージ基板におけるめっき技術と微細配線形成について解説します。

AndTech

2026年10月5日 09時39分

株式会社AndTech（本社：神奈川県川崎市、代表取締役社長：陶山正夫、以下 AndTech）は、R&D開発支援向けZoom講座の一環として、先端半導体・パッケージ基板に求められるめっき・微細配線形成技術について、半導体実装基板に用いられる各種めっき技術の基礎・最新動向から、銀シードSAPによる微細配線形成、ガラス・低誘電樹脂・TGVへの高密着銅めっき、Cu配線の欠陥低減・プロセス管理までを体系的に学ぶべく、「半導体めっき」講座を開講いたします。

★AI・先端半導体実装を支えるめっき技術について、最新の実装基板・回路形成プロセスから電解Cu・無電解Cu・Ni/Auめっきまで基礎から体系的に解説！

★銀シードSAPによるL/S=2/2μmの微細配線形成・多層化から、プラズマ表面改質によるガラス・低誘電樹脂・TGVへの高密着銅めっきまで、次世代パッケージ基板の最新技術を紹介！

★半導体Cu配線におけるシード層・添加剤・ボトムアップ埋め込みから、ボイド・シームなどの欠陥要因、めっき液・装置の条件管理、FDC／SPCによる量産管理まで実践的に解説！

本講座は、2026年10月27日開講を予定いたします。詳細：https://andtech.co.jp/seminars/1f1bdfb2-cf55-63d8-87b9-064fb9a95405

Live配信・WEBセミナー講習会　概要

──────────────────

テーマ：先端半導体・パッケージ基板におけるめっき技術と微細配線形成～Cuめっき・銀シードSAP、ガラス・TGVへの高密着化と欠陥低減・プロセス管理～

開催日時：2026年10月27日(火) 11:00-17:00

参加費：66,000円（税込） ※電子にて資料配布予定

U　R　L ：https://andtech.co.jp/seminars/1f1bdfb2-cf55-63d8-87b9-064fb9a95405

WEB配信形式：「Zoom」を使ったライブLive配信セミナーとなります。

　　　　　　　　詳細は、お申し込み後お伝えいたします。

セミナー講習会内容構成

────────────

　ープログラム・講師ー

∽∽───────────────────────∽∽

第1部　半導体実装基板におけるめっき技術の基礎

∽∽───────────────────────∽∽

講師 NPOサーキットネットワーク　理事　事務局長　大久保　利一　氏

∽∽───────────────────────∽∽

第2部　銀シードめっき法を用いた次世代半導体パッケージ基板向け微細配線形成技術

∽∽───────────────────────∽∽

講師 DIC株式会社　ケミトロニクス技術3グループ　マネジャー　冨士川　亘　氏

∽∽───────────────────────∽∽

第3部　難接着材、ガラスへの銅めっきのためのプラズマ表面改質技術

∽∽───────────────────────∽∽

講師株式会社電子技研　最高技術顧問／三重大学　客員教授　古川　勝紀　氏

∽∽───────────────────────∽∽

第4部　半導体Cu配線形成における電解めっきの条件管理と欠陥低減～シード層への要求と埋め込み挙動を、装置を使う側の視点から～

∽∽───────────────────────∽∽

講師 ETSC-Engineer Technical Support Company-　代表　奥山　林明　氏

∽∽───────────────────────∽∽

本セミナーで学べる知識や解決できる技術課題

───────────────────────

・先端半導体・パッケージ基板に用いられるめっき技術の基礎と最新動向

・電解Cuめっき・無電解Cuめっき・無電解Ni/Auめっきの特徴と半導体実装への適用

・銀シードSAPによる微細配線形成と、平滑界面におけるめっき膜の密着メカニズム

・低誘電樹脂・ガラス・TGVなど難接着材への高密着銅めっきと表面改質技術

・半導体Cu配線におけるシード層・添加剤・ボトムアップ埋め込みの条件と欠陥発生メカニズム

・ボイド・シームなどのめっき欠陥の原因解析と、めっき液・装置・プロセス管理による欠陥低減

下記プログラム全項目（詳細が気になる方は是非ご覧ください）

──────────────────────────────

∽∽───────────────────────∽∽

第1部　半導体実装基板におけるめっき技術の基礎

∽∽───────────────────────∽∽

【講演主旨】

　半導体実装基板の製造において、めっきは非常に重要なプロセスである。回路導体や層間接続、および部品接合のための端子の表面処理に、半導体側も含めて各種めっき技術が用いられている。半導体の進化に伴う実装基板の技術発展により、要求特性に対してめっき技術もレベルアップが望まれる。本講師はこれまでもAndTech社のセミナーでその概要は述べてきたが、今回は最近の業界動向を踏まえてアップデートしてお話しする。この講習会では他の講師の方々からそれぞれの研究開発成果に関する発表があるので、その前段として基礎的な概念をお話する。

【プログラム】

1.AI時代における「めっき技術」の展望

2.回路形成・実装のプロセス概要　

　2-1　最近の半導体実装基板

　2-2　回路形成・接合のプロセス　

3.半導体実装基板に用いるめっき技術の概要

　3-1　電解銅めっき　

　3-2　無電解銅めっき

　3-3　無電解Ni/Auめっき

　3-4　その他のめっき技術

4.まとめ AIもめっきがなければ動かない

【質疑応答】

∽∽───────────────────────∽∽

第2部　銀シードめっき法を用いた次世代半導体パッケージ基板向け微細配線形成技術

∽∽───────────────────────∽∽

【講演主旨】

　チップレット実装や2.5D/3Dパッケージの進展に伴い、次世代半導体パッケージ基板には、さらなる微細銅配線形成と優れた高周波伝送特性が求められている。弊社では、プライマーと銀ナノ粒子からなるシード層を用いたセミアディティブプロセス「銀SAP」を開発している。本技術は、粗化処理を行うことなく、平滑な絶縁基材上に高い密着性を有する銅配線を形成できる。また、銀と銅のエッチング特性の違いを利用して銀シード層のみを選択的に除去することで、銅配線のサイドエッチングを抑制し、微細配線形成を実現することができる。本講演では、銀SAPによる微細銅配線の形成、基板の特性評価結果、平滑界面におけるめっき膜の密着メカニズムについて紹介する。

【プログラム】

1.次世代半導体パッケージ基板への配線形成技術の提案

2.銀シードセミアディティブプロセス（銀SAP）の概要

　2-1 プロセスフロー

　2-2 技術的特徴と優位性

3.銀SAPを用いた微細配線形成

　3-1 L/S=2/2μｍの微細配線形成

　3-2 ビルドアッププロセスによる多層配線形成

4.銀SAPを用いた基板の特性評価

5.平滑界面におけるめっき密着メカニズム

6.結論

【質疑応答】

∽∽───────────────────────∽∽

第3部　難接着材、ガラスへの銅めっきのためのプラズマ表面改質技術

∽∽───────────────────────∽∽

【講演主旨】

　次世代半導体パッケージではガラス基板が検討されているが、ガラスへの高信頼性・高密着銅めっき技術が、また、B5G/6Gでは、難接着材である低誘電樹脂への投錨効果や接着剤に用いず銅めっきや銅箔との密着性を確保する技術が確立できていない。電子技研では、減圧プラズマを用いた表面改質により基材表面に強固に結合した官能基（-NH基）を形成することにより、難接着材であるガラス・低誘電樹脂への銅めっき、および樹脂を直接接着する前処理技術を開発した。本講演では、本表面改質の原理から難接着材への直接銅めっき、直接接着、TGVへの高密着めっきの実例までを解説するとともに、ガラス基板に関しては、熱膨張係数差に起因するCu/ガラス基板の信頼性低下防止のための無機バッファ層を用いた取り組みを紹介する。

【プログラム】

1.(株)電子技研の会社紹介

2.技術課題

3.プラズマを用いた表面改質による接着原理および状態評価

4.表面改質を用いた直接めっき、直接接着技術原理

5.表面改質を用いた直接めっき

　5.1 難接着材（フッ素、LCP、PPE)への直接銅めっき

　5.2 ガラスへの直接及びDLCバッファ層を介した銅めっき

　5.3 ビア、スルーホールへの高密着直接銅めっき

6.表面改質を用いた接着剤レス直接接着技術

　6.1 低誘電率樹脂と金属（Cu)、低誘電率樹脂との直接接着

　6.2 直接接着の応用

　6.3 コア材（PI、LCP）を用いた多層膜の直接接着

7.封止樹脂・接着剤の接着強度改善技術

　7.1 接着剤の接着強度改善(Cu/エポキシ系接着剤)

　7.2 異種材料の密着強度up (金、セラミックスとシリコーン接着剤の密着)

　7.3 高耐熱封止樹脂の密着性改善

【質疑応答】

∽∽───────────────────────∽∽

第4部　半導体Cu配線形成における電解めっきの条件管理と欠陥低減～シード層への要求と埋め込み挙動を、装置を使う側の視点から～

∽∽───────────────────────∽∽

【講演主旨】

　半導体のCu配線は、微細な溝や穴の中を空隙なく銅で埋めることで作られます。この埋め込みを担うのが電解めっきですが、その成否はめっき液や電流条件だけでは決まりません。手前で形成されるシード層の被覆性や膜厚の均一性が、そのまま埋め込みの結果に効いてきます。本講演では、DRAM量産ラインで電解めっき装置を担当してきた立場から、ボトムアップ埋め込みが成立する条件、ボイドやシームが発生する理由、そして現場でそれをどう検出し、どこを直すのかを解説します。シード層については、成膜そのものではなく、めっき側が何を要求するのかという視点で扱います。装置を使う側から見た実際の管理項目と、失敗の型をお伝えします。

【プログラム】

1.半導体Cu配線形成の全体像

　1-1 ダマシンプロセスの流れ

　1-2 バリア／シード／めっき／CMPの役割分担

2.シード層に対する、めっき側からの要求

　2-1 被覆性（カバレッジ）が埋め込みに与える影響

　2-2 膜厚均一性と面内の電位分布

　2-3 シード起因の不良が、めっき工程でどう現れるか

3.電解めっきの条件管理

　3-1 めっき液の組成と添加剤（アクセラレータ／サプレッサ／レベラー）の役割

　3-2 ボトムアップ埋め込みが成立する条件 ― 電流密度・電流波形との関係

　3-3 液管理 ― 分析、補給、経時変化